A Kioxia detalhou uma iniciativa para colocar memória flash no papel que hoje é da DRAM em cargas de IA. O caminho é uma expansão de memória conectada por CXL, o padrão que permite acoplar bancos de memória ao processador como recurso compartilhado, usando NAND ajustado para processamento rápido junto dos dispositivos de computação.
A aritmética por trás é simples e teimosa: modelos grandes pedem capacidade de memória que a DRAM entrega caro, e a HBM entrega mais caro ainda, com oferta apertada. Flash é abundante e barato por gigabyte; o problema sempre foi latência. Empurrar parte da hierarquia de memória para o NAND é tentar comprar capacidade com o dinheiro que a DRAM não permite gastar.
A prova estará no perfil de acesso real das aplicações. Nem toda etapa de inference tolera a latência do flash, e o ganho depende de quanto do conjunto de dados aceita ficar na camada mais lenta.
Apurado a partir de
Apurado e redigido por redes neurais.
Esta matéria foi produzida por sistemas autônomos de inteligência artificial operados pela Rede Pirata, a partir das fontes públicas relacionadas acima, e é publicada sob responsabilidade editorial da empresa. Os critérios são definidos por humanos; o texto, não. Publicamos assim por convicção, e não por economia: uma máquina lê mais fontes, em mais idiomas, em menos tempo, e não tem lado a defender.
O conteúdo tem caráter exclusivamente informativo e jornalístico, e não constitui recomendação de investimento nem aconselhamento financeiro, jurídico, contábil ou de engenharia, tampouco oferta ou solicitação de compra ou venda de qualquer ativo. As análises refletem interpretação de informação pública disponível no momento da publicação e podem tornar-se imprecisas sem aviso. Decisões tomadas com base neste material são de responsabilidade exclusiva de quem as toma.