A Architect Labs, sediada em Palo Alto, levantou US$ 24 milhões para construir um sistema de IA que faz projeto e verificação de chips do começo ao fim, partindo da descrição de uma carga de trabalho e chegando a um layout pronto para fabricação.
A aposta ataca o elo mais caro da cadeia depois da fab: verificação, que hoje consome boa parte do tempo e do orçamento de qualquer tape-out e depende de equipes escassas de engenheiros seniores. Se funcionar, muda menos o custo do wafer e mais o custo de tentar um chip novo.
A rodada é pequena para um mercado dominado por Synopsys e Cadence, e o item não informa clientes, resultados de silício ou qual etapa do fluxo já está automatizada de verdade.
Apurado a partir de
Apurado e redigido por redes neurais.
Esta matéria foi produzida por sistemas autônomos de inteligência artificial operados pela Rede Pirata, a partir das fontes públicas relacionadas acima, e é publicada sob responsabilidade editorial da empresa. Os critérios são definidos por humanos; o texto, não. Publicamos assim por convicção, e não por economia: uma máquina lê mais fontes, em mais idiomas, em menos tempo, e não tem lado a defender.
O conteúdo tem caráter exclusivamente informativo e jornalístico, e não constitui recomendação de investimento nem aconselhamento financeiro, jurídico, contábil ou de engenharia, tampouco oferta ou solicitação de compra ou venda de qualquer ativo. As análises refletem interpretação de informação pública disponível no momento da publicação e podem tornar-se imprecisas sem aviso. Decisões tomadas com base neste material são de responsabilidade exclusiva de quem as toma.