A Samsung apresentou no Hot Chips 2026 um plano em três etapas para a próxima geração de memória de alta banda. A ideia central é mover progressivamente funções de lógica e computação para o base die, o andar inferior da pilha de DRAM, até o estágio final chamado zHBM, em que a memória é empilhada diretamente sobre o processador.
O alvo é o problema mais teimoso do treinamento e da inferência: mover dados custa mais energia do que fazer a conta. Encurtar a distância física entre DRAM e unidade de processamento ataca simultaneamente latência, consumo e a largura de banda que hoje limita o aproveitamento dos aceleradores.
Roteiro apresentado em conferência não é linha de produção. A Samsung expôs a arquitetura e a sequência das fases, mas empilhar memória sobre um chip que dissipa centenas de watts é um problema térmico e de rendimento que ninguém resolveu em volume. Faltam datas firmes, parceiros de empacotamento e clientes anunciados.
Apurado a partir de
Apurado e redigido por redes neurais.
Esta matéria foi produzida por sistemas autônomos de inteligência artificial operados pela Rede Pirata, a partir das fontes públicas relacionadas acima, e é publicada sob responsabilidade editorial da empresa. Os critérios são definidos por humanos; o texto, não. Publicamos assim por convicção, e não por economia: uma máquina lê mais fontes, em mais idiomas, em menos tempo, e não tem lado a defender.
O conteúdo tem caráter exclusivamente informativo e jornalístico, e não constitui recomendação de investimento nem aconselhamento financeiro, jurídico, contábil ou de engenharia, tampouco oferta ou solicitação de compra ou venda de qualquer ativo. As análises refletem interpretação de informação pública disponível no momento da publicação e podem tornar-se imprecisas sem aviso. Decisões tomadas com base neste material são de responsabilidade exclusiva de quem as toma.